中的数字表示就是一串用已约定好的表示的 0 和 1 的组合。二进制的优点：

　　运算简单——算术运算加法和乘法仅各有3条规则不易出错 ；逻辑运算可与“真”“假” 对应

　　格雷码——，其中B为二进制编码首位补一个0。九连环341种状态。2G一改零不改，G2奇变偶不变

　　2补码——按位取反再+1，2n-N。0有唯一表示便于减法转加法，-2n-1~2n-1-1

　　对数字最高有效位进位和符号位进位做异或，为1则溢出；或满足其一即可判别：

　　与或互换，01 互换，布尔变量求反得到反函数（注意到和对偶只相差是否变量求反）

　　卡诺图化简——能够蕴含一个函数的与项是蕴含项；不存在蕴含项 I≠P，使得 P =>

　　I =>

　　F，则称 P 为本原蕴含项；某个元素仅由一个本原蕴含项覆盖，则该蕴含项为本质本原蕴含项

　　在逻辑表达式中，如果能够将信号合并使得输入端出现尽可能少的信号种类，那么就有可能减少整个门电路的MOS管个数

　　在实际电路中，想要实现与/或门，一般都采用 NAND/NOR + 非门的形式。组合逻辑是当前的输入变量取值决定当前的输出的无记忆元件半导体，且输出是输入逻辑变量的函数。

　　多级逻辑的基本表示方法是复合函数。一方面类似因式分解将函数计算进行分解化简；另一方面可以共享中间层次的计算。

　　毛刺——出现在组合逻辑电路输出端的多余脉冲，本应保持不变的输出值出现了瞬时变化。输出的毛刺是单端输入取值变化的结果

　　冒险——有可能产生毛刺的电路存在冒险，冒险是一个电路的固有特征，存在冒险的电路可能产生毛刺b体育，也可能不产生毛刺

　　增加冗余——如果输入初始值和输入最终值能被同一个本原蕴含项覆盖，则不会出现毛刺（静态1冒险）。

　　逻辑电平——逻辑0和1对应的电压范围越宽，抗干扰的能力越强，对电子元器件参数精度的要求及电源电压范围的稳定度的要求越高

　　扇出系数——最坏负载情况下一个逻辑门能驱动的输入端数目。TTL电路的扇出系数一般小于10，MOS电路的扇出系数不受负载影响b体育，但是随着扇出的增大，负载电容增大，导致工作速度大幅下降

　　延时——从逻辑门的输入发生变化到相应的输出发生变化所用的时间，会导致冒险的存在

　　低功耗技术——降低电路的功耗以延长寿命，应该降低电路的电压和频率，导致工作速度下降 ，因而追求低功耗延时积

　　使能控制信号EN为低电平时，TG截止，F为高阻态——相当于悬空，如果用万用表测可能是高电平也可能是低电平

　　编码器——按照输入是否有优先级分为普通编码器（单1）和优先编码器（多1）

　　m(>

　　n)变量逻辑函数——函数的m-1个输入变量加到地址端，数据输入端以第m个输入变量的逻辑关系赋值

　　组内并行、组间串行进位加法器——层次化设计，解决扇出增大导致的加法器延时

　　过程在数学上可以表示为时间的函数。过程需要用不同的状态表示，这些状态需要用记忆元件来控制和预测

　　过程离散化——即时间离散化、状态数字化。将过程离散化是为了充分利用数字信号处理的快捷和高效

　　时钟——分布于包含记忆元件的电路中的一个周期信号，用来同步控制所有时序单元。保证所有元件都在同一时刻改变状态的是同步电路，没有时钟或不使用同一个时钟信号的是异步电路

　　时钟域——所有同步于同一个时钟信号的信号集合。同一个时钟域中的信号只能由同一个时钟的时钟沿来触发，时隙内所有的信号不会发生变化

　　跨时钟域——在两个不同的时钟域之间传递数据，二者时钟频率不一样，或者频率相同但存在相位差，来自一个时钟域的信号被另一个时钟域认为是异步的输入信号

　　同步处理——当数据与采样时钟异步时，或跨时钟域时，就需要对信号事件顺序的决定和处理。

　　时序逻辑需要将输入信号的历史信息存储下来。而状态变量的取值就是用来记录电路过去的信息，从而说明电路将来的行为

　　状态机——离散数学模型，给定一个输入集合，根据对输入的接收次序来决定一个输出集合

　　有限状态机——输入集合和输出集合都是有限的，且状态数目是有限的。有限状态集合S，有限输入符号集合I，有限输出符号集合O，初始状态s0，状态转移规则f ，输出规则h

　　锁存器——在任意时刻都连续监测其输入，并改变其输出状态，与有无时钟信号无关。锁存就是将信号暂存以维持某种电平状态，在计算机或数字系统的输入缓冲电路中广泛使用。这样可防止输入信号的各个位到达时间不一致造成竞争与险象

　　时序电路的竞争——最终电路产生的状态与时间相关，且不能事先预测，通过约束输入取值来避免竞争条件的出现

　　亚稳态——不确定状态。若信号不满足建立时间与保持时间约束，在时钟的上升沿采样的信号正在发生变化，则输出可能为1或0

　　解决方法——同步器设计，异步FIFO，被采样信号满足建立时间与保持时间约束

　　主从触发器——脉宽触发的触发器，可避免锁存器的透明性。在控制信号发生改变时，触发器状态发生相应的变化。具有一个主触发器和一个从触发器

　　主从SR触发器——高电平主触发器置位复位，下降沿从触发器获得主触发器之前的状态

　　边沿触发器——利用时钟的上升沿或者下降沿进行触发，改变输出。只要在触发沿处，输入的取值在建立时间和保持时间内固定不变，在触发器的固有延时之后立即发生相应的变化

　　边沿D触发器——高电平主触发器置位复位，下降沿从触发器获得主触发器之前的状态

　　理论分析时仅在时钟触发沿时刻考虑外部输入对时序电路的影响，而米利型电路的输出与外部输入时时刻刻都相连

　　Mealy输出——状态数更少，与时钟异步，输入变化则立即变化。可通过触发器消除时序关联

　　状态不等价——至少有一种输入序列会使得它们作为起始状态时产生不同的输出序列

　　移位寄存器——数字系统中既能寄存二进制信息又能移位的逻辑元件，分为左移寄存器、右移寄存器、双向移位寄存器。也可按照并/串行输入输出分类

　　计数器——记录输入脉冲的个数电路知识，其最大值称作模，用于定时、分频、产生节拍脉冲及数字运算等等。可以分为加法、减法、可逆计数器；特殊进制计数器；利用移位寄存器构成的计数器

　　环形计数器——循环的移位寄存器。将移位寄存器的串行b体育输出接回串行输入。电路简单，浪费状态

　　扭环形计数器——将移位寄存器的串行输出反接回串行输入。加倍模值，提高状态利用率。

　　异步计数器——低位计数器的反向输出是高位计数器的时钟信号，低位都为1时高位才翻转，最低位每次翻转

　　与要点 /

　　外，iQuery也是必须内容之一。那对于iQuery的学习我们具体要学哪些东西，要学到什么程度呢？且看今天小编为大家分享的iQuery常用

　　;其次是了解二进制逻辑单元的各种逻辑符号及输出、输入关系;然后还应掌握一些逻辑代数的

　　总结 /

　　瑞萨电子将投资900亿日元提高功率半导体产能；十余家CPU新公司成立，多家公司的核心人员来自阿里平头哥；

　　一秒定位 无处可逃 声学成像仪气体泄露检测 #拒绝躺平 #21天学习打卡 #福禄克