本发觉涉及一种集成电道在制备工艺浮动下的静态功耗的预计局势，尤其涉及静 态功耗在工艺浮动下的彷佛分布估摸体式，属于集成电路安排工夫领域。

　　随着集成电路器件尺寸的裁减和集成度的发展，电路的功耗已经成为集成电途、 尤其是数字集成电途格式在准备时一定磋商的一项指标。以是电路谋划帮助东西(EDA) 须要对集成电路功耗举办确实的揣度。随着集成电途安顿投入深亚微米圭表，加倍是加入 65nm节点之后，电途的静态功耗，也便是由不活动的数字门电路单元的泄电流造成的功耗， 已经到达或许和动态功耗、也就是由于数字门的翻转而引入的功耗联合量级甚或是更大的 水准。并且，随着器件尺寸的收缩，静态功耗将表露更速的(指数级的)进一步的增加，甚 至可以成为电途功耗的主要部分。是以，对付电路功耗的明白必需要不妨确切的领悟静态 功耗。另一方面，随着器件尺寸的减弱，集成电道的制作中也显现出越来越大的工艺浮 动。所谓的工艺浮动，是由于工艺安排的不理思或许是某些无法驾驭的物理效应导致修筑 出来的器件和规划中所设想的无缺点的标称(nominal)器件之间生存不成确切展望的偏 差，也便是器件参数的实质值比照计划值糊口舛误，透露为在安排邻近震荡的一个随机分 布。比如，由于光刻和刻蚀等工艺中的不理想效应引起的线周遭大意(LER)酿成M0S管沟长 爆发缺点，或是随着沟道尺寸变小，沟路中的杂质浓度展现波动的随机参杂颤栗(RDF)而 变成M0S管的阈值电压差生偏差等。这些工艺浮动的造成器件参数表示某种随机性，进而 使得电途性情也展现随机性，理当用统计分布来描写。对付电路性子的瞻望也随之要从确 定性的范畴向统计的范围演变。工艺浮动看待器件的泄电流的影响加倍大。来因器件的走电流应付紧张器件参数 暴露指数性的托付，当这些参数发作较小的浮动时，走电流就将爆发较大的乃至是成倍的 转折。广泛情况下，大大都器件的参数在工艺浮动下的舛误也许用一个正态漫衍来犹如，而 门单元的漏电流则也许用一个或数个这些参数的线性聚集的指数函数来描写，于是门单元 的泄电流分布平淡为对数正态散布(log-normal)或是几个对数正态分布之和。平常或许 把正态分布的随机变量的线性撮关的指数函数称为对数正态函数。今世的数字集成电路中 也许包罗上亿个门单元，电道的静态功耗取决于这上亿个门单元的走电流之和，也就是要 求上亿个对数正态漫衍之和。更苛重的，由于有些器件参数的浮动表示空间合系性，也就是 说附近的器件的参数趋向于相似、而分开的器件参数趋向于无合，这上亿个对数正态分布 之间也具有关连性。这使得臆测工艺浮动下的静态功耗的漫衍变得更为艰难。正是由于题目的宏大范围，以及题目本身的繁复度(两个对数正态散布之和即不 生存已知的关式表达式)，现有的治理设计都宗旨于选用一种方便的好似。在这种相仿中， 人们进程各种形式求出电途总的泄电流的均衡值、也即是数学希望以及方差(也即是统计 上的前两阶矩)，尔后哄骗一个具有相通的数学心愿和方差的单一的对数正态分散来类似电途的总漏电流。由于对数正态分布之和属于具有重拖尾的漫衍(heavy-tailed)，前两阶 矩不定可能很好的形容分散的个性，这种样式的精度常常不高。加倍是人们合心的电路总 泄电流的尾散布(对宽待近于100%的成品率的方针)，用这种犹如不能博得很好的揣测。 假使对数正态散布的和也是其全班人少许领域——比如通信界限——所合怀的题目，不过在这 些规模中，所需哀求和的分布数量寻常仅为几十恐怕几百，远远少于集成电路中上万万或 者上亿的范围，因此在这些范围中少少鲜有成效的形势出于杂乱度的研究无法直接运用到 集成电路静态功耗的臆想中。金融危机界限中的探究者历程条目渴想相闭的预计，提出了一种欺骗共缺乏的 (既一组随机变量之间同时变大大概变小的举动)对数正态分散之和来相仿平居的联系的 对数正态分散之和的式子，在该界限中取得了较好的成就，可能确切揣摸和分布。由于该 界限的标题周围也远远小于集成电途的周围，这种花样直接诈欺到集成电途静态功耗领悟 中生存精度有限和庞杂度过高两方面的问题。而本出现一方面提出了对一种该格式的改 进，使得其进度大大纠正，另一方面又勾结集成电道中题目的个性，即哄骗空间相关性的特 殊结构，把校正之后的大局的繁复度降低到与电途中单元数目呈线性函数干系的程度(既 0(N)的庞大度)，使得认识对付骨子周围的电途也变得可行。

　　本觉察的主意是提出一种集成电途在制备工艺浮动下的静态功耗的估量样式，用 于执掌现有身手难以统治大范畴电途的静态功耗在工艺浮动下的推断问题，以对集成电路 静态功耗的漫衍进行实在高效的臆度。本发现提出的集成电路在制备工艺浮动下的静态功耗的预计局势，包罗以下步 骤(1)得到由制备目标集成电途的工艺浮动引起的器件参数的浮动音问，蕴涵集成 电路中的M0S管的沟长L、栅极氧化层厚度T。x以及M0S管的阈值电压Vth的浮动音问，以及 M0S管的沟长L的浮动的空间关连性，分裂将M0S管的沟长L与企图值k之间的偏差漫衍、 栅极氧化层厚度T。x和计划值I；之间的毛病漫衍以及阈值电压Vth与筹划值％之间的过失 分布犹如为正态漫衍，并折柳记为PyPT和Pv，并离去将与PyPT和Pv对应的均值记为i^、mT 和mv，与Pp PT和Pv对应的顺序差记为^、sT和sv，M0S管的沟长L的错误空间合系性用空 间合系性的核函数表示；(2)左证上述差池散布1\、，源委电路仿真告别预计各个偏差角落下目的 集成电道所使用的数字单元库中各数字单元在各异管事状况时的泄电流，并生存为漏电流 库，历程如下设团结个数字单元内全盘M0S管的沟长、栅极氧化层厚度和阈值电压离去具有相 同的浮动，将要估计走电流的边缘透露为由M0S管的沟长、栅极氧化层厚度和阈值电压构 成的三元组(LQ+mL+nLsL，T0+mT+nTsT,V0+mv+nvsv)，个中nL、nT和nv分手为_1 1之间的整数， 诈欺电路仿真地势，预计目标集成电途所诈骗的数字单元库中各数字单元的每一种处事状 态下的每个角落的漏电流，并将估摸获得的齐备泄电流保留为走电流库；(3)依据上述空间干系性核函数和漏电流库，对方针集成电路的静态功耗举办计 算，注意过程如下

　　(3-1)设目标集成电途中的数字单元为数字门，共有N个数字门，多个数字门对应 数字单元库中的同一个数字单元，欺诳逻辑仿真体式或估算形式获得宗旨集成电途中每个 数字门在各异劳动状况下管事的几率，用Si吐露第i个数字门在芯片上的地位；(3-2)依据上述各异办事状态的几率，以及上述泄电流库中与该数字门相对应的 数字单元在破例处事形态时的漏电流，计算各个地方每个数字门的走电流；(3-3)凭单上述各个地方每个数字门的泄电流，用M个对数正态函数之和的表面 对该数字门在工艺错误下的泄电流实行拟合，赢得每个数字门的泄电流相似分散，第i个 数字门的第m个对数正态函数的表达式为:exp (kiffl0+kifflLPiL+kifflTPiT+kifflVPiV), i = 1,2,……， N，m= 1,2,……，M，个中Pa、PiT*PiV握别为反应数字门中M0S管的沟长相对待策动值的 谬误、栅极氧化层厚度相看待谋略值的不对和阈值电压相看待安放值的毛病，kini(l、kini、kM、 kifflV拜别为常数项和各舛讹项的系数，由拟闭经过博得；(3-4)凭据上述每个数字门的走电流形似分布、上述各个数字门的M0S管的沟长L 的谬误的空间相干性核函数以及上述各数字门在芯片上的声誉Sp揣度出方针集成电途漏 电流的均衡值和方差；(3-5)依据上述每个数字门的漏电流宛若散布、上述每个数字门的M0S管的沟长L 的舛讹空间联系性核函数、上述各数字门在芯片上的名誉Si以及目标集成电路泄电流的平 均值和方差，将目标集成电路泄电流好像成MXN个大局为eXp(aini+biniZ)的随机变量的和的 大局，个中Z是统一个从命正态漫衍的随机变量，aim和bim判袂是指数上的常数项系数和一 阶项系数，计算历程如下(3-5-1)凭据上述每个数字门的泄电流相像分布，结构一个随机变量Z，使得Z为 Zim = kifflLPiL+kifflTPiT+kifflVPiV 的线性齐集Z = E ^c^Z^,齐集系数 cim 由上述 kim(l、kini、kifflT 和 kimV确定；(3-5-2)凭证上述每个数字门的M0S管的沟长L的错误空间合系性核函数、上述各 数字门在芯片上的位置Si，赢得各异数字门单元的的相关性，进而博得Z和zim之间的相 合性；(3-5-3)凭证上述Z和Zim之间的合联性，对每一个对数正态函数exp (kiffl0+kifflLPiL+ kimTPiT+kifflVPiV)求出条件志愿:E(exp(kiffl0+kifflLPiL+kifflTPiT+kifflVPiV) Z) = exp ( a ini+^ iniZ)；(3-5-4)将待求的走电流犹如漫衍的指数上的常数项系数和一阶项系数aim和bim， 表示为在对应的和左近的参数e的函数的大局，该函数花式保障对放浪的e由 Z和aim( e )和bim( e )笃信的目标集成电路漏电流恰似漫衍的均值和上述目的集成电路漏 电流散布的均值一概，况且全盘的bim(e)具有一律的标识；(3-5-5)证据上述aim和bim用参数0呈现的函数式样以及上述方针集成电途漏 电流漫衍的方差，揣测取得9使得赢得的由aim和bim和Z显露的目标集成电路泄电流肖似 漫衍的方差和目标集成电途泄电流分散的方差平等；(3-6)依据目标集成电路泄电流的宛如形状揣测统计量。本感觉提出的集成电路在制备工艺浮动下的静态功耗的揣测式样，其益处是入手下手，本觉察形式中选取多个对数正态函数对门单元的泄电流分布举办恰似，可 以先进模型的精度，况且又使得标题庇护为对付对数正态散布求和的景象。以是本出现方 法同样适用于接纳于对数正态函数对门单元的泄电流散布进行好似的境况。

　　博鱼体育

　　其次，本感觉格式选取机关共单调的对数正态函数的和的方法来彷佛集成电路的 静态功耗的分布，这种景象比较现有的欺骗单个对数正态函数来坊镳的式样在精度上有较 大的矫正而只填补了很少的繁复度。本觉察改进了来原有的仅仅欺诈条款企望来机关共单 调的对数正态函数的形状，始末成亲二阶矩来推动花样的精度，使得该步地看待大规模的 电路也有较好的精度。末了，在详细愚弄到实质的集成电路的题目中，本感觉充分欺诈了工艺浮动下参 数的空间干系性的特殊构造，即参数的干系性可用空间闭系性核函数来举行刻画。捉弄这 个个性，将相干系数矩阵和向量的乘积的估摸变成了 0(N)的杂乱度。联结少许其全部人的技 巧，使得一起的揣度的杂乱度为0 (N)而不是平昔的0 (N2)，从而使得本发现方式或许闭用于 今生集成电路的界限。

　　详尽推行例方法以下进一步周全介绍本发明步地的内容。本发觉提出一种集成电道在制备工艺浮动下的静态功耗的计算办法，其特性在于 该地势包罗以下次序(1)获得由制备方针集成电路的工艺浮动引起的器件参数的浮动信息，包含集成 电路中的M0S管的沟长L、栅极氧化层厚度T。x以及M0S管的阈值电压Vth的浮动新闻，以及 M0S管的沟长L的浮动的空间干系性，握别将M0S管的沟长L与安顿值k之间的舛误分布、 栅极氧化层厚度T。x和铺排值I；之间的过失分布以及阈值电压Vth与方案值％之间的舛误 漫衍好像为正态分布，并阔别记为PyPT和Pv，并分离将与PyPT和Pv对应的均值记为i^、mT 和mv，与Pp PT和Pv对应的标准差记为^、sT和sv，M0S管的沟长L的过错空间联系性用空 间闭联性的核函数吐露。该讯歇往常由芯片代工厂或EDA劳动供应商提供，对付一定的一套一经闲适下来 的工艺一般只须要举行一次，所赢得的消休即可实用于全面采取这套工艺的方案。往常而 言沟长、氧化层厚度和阈值电压是M0S管要紧参数里和漏电联系最靠近的，大家的式子并 不受限于周到选用的器件参数的个数，在此但是以这三个参数为例。得回工艺浮动的音书， 包罗空间相合性的音问是本感觉得以实验的前提，本觉察并过失周密获得方式加以条件， 以下给出一个通俗景遇下获得这些新闻的流程(1-1)宗旨尝试机闭和制备测试芯片。布置尝试所需的M0S管，这些M0S管具有一 般数字范围利用的尺寸，每一尺寸的M0S管在试验芯片上进行较为均勻的分布，并带有测 试所需的外围电路，诱骗方针集成电途所欺骗的制备工艺制备这些测验芯片；(1-2)获得测试数据。考试所制备的测试芯片，左证电学实验的见效，始末模型拟 合等手段，博得考试芯片上的各个M0S管的沟长L，栅极氧化层厚度T。x以及阈值电压Vth的 值(如测验芯片上应付给定的标称值‘ T0, ，有J个M0S管，则记载这J个M0S管的沟 长Li、L2、……、！^、栅极氧化层厚度I\、T2、……、！\和阈值电压VpV2、……、\)，这些值 与实验M0S管在芯片的荣誉(SpS2、……、S》等音讯一并赐与纪录；(1-3)取得工艺浮动信休。字据所纪录的试验数据，计算M0S本质沟长Lj与标称 沟长k，实质栅极氧化层厚度L与标称栅极氧化层厚度I，骨子阈值电压\与标称阈值电 压V0(j = l，2，……，J)的差值，并估计出这些差值的平衡值！！^！^和叫和秩序差^^巧和sv,笔据这些统计量，或许把这些差值雷同成正态漫衍，记为&、PT和Pv ；(1-4)获得沟长L的工艺浮动的空间联系性。估计纵情一对M0S管沟长的差值， 以及该对M0S管之间的隔绝，用统计的形势计算出沟长L的关系性和M0S管间隔之间的合 系，也就是沟长的空间联系性，平常流露成空间干系性和距离的函数关系，称之为空间联系 性的核函数；(1-5)如有必定，对于多个尝试芯片，对付多个测验晶圆(wafer)和多个实验批次 (lot)一再实行(1-2) (1-4)的轨范，诈骗更大的数据集进取统计量的精度。(2)依据上述不对分布1\、，颠末电路仿真分离揣测各个差错方圆下目的 集成电路所诈骗的数字单元库中各数字单元在破例做事形态时的走电流，并留存为走电流 库，历程如下设同一个数字单元内总共M0S管的沟长、栅极氧化层厚度和阈值电压辞行具有相 同的浮动，将要估量走电流的四周透露为由M0S管的沟长、栅极氧化层厚度和阈值电压构 成的三元组(LQ+mL+nLsL，T0+mT+nTsT,V0+mv+nvsv)，此中nL、nT和nv阔别为_1 1之间的整数， 欺诈电道仿真大局，揣度目标集成电路所诈欺的数字单元库中各数字单元的每一种劳动状 态下的每个四周的泄电流，并将估量取得的整体泄电流留存为泄电流库。本质掌管中， 、叫和nv也可取其他限度，举行估计的缺点周围也或许不涵盖这三 者统共的撮合。数字单元库中各数字单元处于各异的办事状态将会导致破例的走电流，对 于拼集电道而言劳动形态由输入的状态所决断，而对待时序电途则由输入的状态和输出的 状况的全数也许的稳态的组闭所决计。在不商讨工艺浮动的功夫，为了估计(必然的)静 态功耗，人们也需要开发一个一致的库，在这个库每一个数字单元的一种劳动状态对应一 个泄电流值，而在探究工艺浮动的状况下，库中每一个数字单元的一种劳动形态对应一个 子表格，子表格中寄放了各个不对四周下的走电流。用来主动计算不协商工艺浮动的泄电 流库的东西(广泛是极少脚本)，稍加调换之后就可能用来估计工艺浮动下的漏电流库。(3)凭证上述空间干系性核函数和漏电流库，对主意集成电路的静态功耗实行计 算，详细流程如下 (3-1)设目标集成电途中的数字单元为数字门，共有N个数字门，多个数字门对应 数字单元库中的统一个数字单元，欺诳逻辑仿真样式或估算样子获得方针集成电道中每个 数字门在各异管事状态下做事的几率，用Si暴露第i个数字门在芯片上的声誉；在这里，将数字单元库中的单元称为数字单元，而在部署中实例化的单元为数字 门。数字门在芯片上的荣誉由物理安顿工具供应，而数字门在各个做事状况下的几率往常 由逻辑仿真得到。看待现代的集成电路，由于保留空间的限制，几乎不可能在逻辑仿真中记 录一齐信号的翻转，因此也就不能取得一齐暗号的处于0或1的几率，寻常在赢得了少许主 要的旗帜的处事几率之后，源委逻辑传播勾结经验借使的地势来估计打算其全班人暗号处于0或1 的几率，进而取得各个数字门在个管事形态下的几率。本发觉唯有求赢得各个数字门的工 作几率，对待周详得回形势没有哀求。(3-2)凭据上述破例劳动形态的几率，以及上述漏电流库中与该数字门相对应的 数字单元在破例做事形态时的走电流，揣度各个方圆每个数字门的走电流；周旋各个数字门，每个方圆的走电流预计与不斟酌工艺浮动时的泄电流揣度相 似，走电流的大小是各个状况下数字门对应的数字单元的漏电流的加权平衡值，所加的权重即为数字门在各个形态下办事的几率，对待各个缺点周围都举行如许的加权平均估计， 有若干个周遭，就实行若干次。(3-3)笔据上述各个方圆每个数字门的泄电流，用M个对数正态函数之和的表面 对该数字门在工艺舛错下的漏电流进行拟关，得到每个数字门的漏电流类似分布，第i个 数字门的第m个对数正态函数的表示式为:exp (kiffl0+kifflLPiL+kifflTPiT+kifflVPiV), i = 1,2,……， N，m= 1,2,……，M，此中Pa、PiT*PiV判袂为反应数字门中M0S管的沟长相对待打算值的 不对、栅极氧化层厚度相应付谋略值的舛讹和阈值电压相周旋安排值的谬误，kini(l、kini、kM、 kifflV分辩为常数项和各舛误项的系数，由拟关经过取得；对于每个数字门，各个缺点角落下的走电流已由上一步的估计获得，而各个舛讹 边际各自对应一组Pa、PiT和PiV的取值，于是曾经得到了多少组P『PiT和PiV和对应的漏 电流的值，方针是将泄电流拟闭成PpPiT和PiV的给定形势的函数，在这里，这个是步地是M 个对数正态函数的和，这是一个法式的函数拟关标题，能够用通用的方法求解，比如任何求 解非线性最小二乘的花样，看待M对照小的情状，也许有更快的求解，对M = 1，也许化为一 个简陋的线性最小二乘的题目，而M = 2也可以由少许浅易的迭代局势举办求解；(3-4)左证上述每个数字门的走电流形似漫衍、上述各个数字门的M0S管的沟长L 的纰谬的空间相干性核函数以及上述各数字门在芯片上的职位Sp估摸出方针集成电途漏 电流的平均值和方差；此中全芯片漏电流是所稀罕字门漏电流的和，而不同数字单元的的合系性则 字据⑴中得到的空间闭连性核函数以及数字门各自的位信托休得到。这一步属于少少现 有技能的咨议范畴，现有技艺可以保障这一步的复杂度为0(N)。(3-5)凭证上述每个数字门的走电流形似散布、上述每个数字门的M0S管的沟长L 的差池空间联系性核函数、上述各数字门在芯片上的位置Si以及目的集成电路走电流的平 均值和方差，将方针集成电途走电流仿佛成MXN个景象为eXp(aini+biniZ)的随机变量的和的 事势，个中Z是同一个遵命正态分散的随机变量，aim和bim折柳是指数上的常数项系数和一 阶项系数，揣度经过如下(3-5-1)凭据上述每个数字门的漏电流仿佛分布，构造一个随机变量Z，使得Z为 Zim = kifflLPiL+kifflTPiT+kifflVPiV 的线性拼集Z = E ^c^Z^,拼凑系数 cim 由上述 kim(l、kini、kifflT 和 kimV必定；依据上述kimQ、kifflL, kifflT和kimV，以及Pp PiT和PiV的漫衍可能取得Zim的均值和标 准差，告别设为Uiffl和viffl,则一种ciffl的选拔为exp (uiffl)，另一种为exp (Ziffl)的均值，也即是 exp(uiffl+0. 5Xviffl2)。在赢得这些凑关系数之后，求出Z的措施差，可以将这些系数除以这个 步伐差，使得赢得的Z为次序正态分散，求Z的次第差时涉及到集团Zim之间的协方差矩阵 和少少向量实行乘积的问题，可以用下一步(3-5-2)中所描述的地势，把这个计算的丰富 度降到0(N)。(3-5-2)凭单上述每个数字门的M0S管的沟长L的偏差空间干系性核函数、上述 各数字门在芯片上的身分Si，能间接博得各异数字门单元的的合系性，进而博得z和zim 之间的关系性；由于只在之间保存关系性，而在PiT和PiV之间不生活相合性，Ziffl之间的干系 性由的联系性和系数kini、kifflT和kimV决计。Z和集体Zim之间的协方差可由大众Zim之间的协方差矩阵和组合系数cim构成的向量的乘积所决定，可合营Z和各Zim的步骤差得到 Z和各Zim之间的联系性。云云计算的丰富度是0(N2)，看待今生集成电路，N—般在108量 级，这个繁复度变得不成负担。实质上，Zim之间的协方差矩阵能够曲折为联系性矩阵和对 角阵的乘积，这个求Z和全体Zim之间的协方差的问题也就化成了关连性矩阵和向量乘积的 题目，由于Zim的合系性由的关系性裁夺，此后者由空间干系性核函数和各M0S的名誉Si 决断，这个矩阵向量乘积的标题和电磁场揣测中求解由格林函数和坐标声誉天赋的矩阵与 向量实行乘积的标题一致，在电磁场揣度领域中保存少少将这个揣度在0(N)的复杂度内 实行的格式，愚弄这些方法，这步的丰富度或许降到0 (N)。设Z和Zim之间的关系系数为rim(3-5-3)凭据上述Z和Zim之间的关联性，对每一个对数正态函数exp (kiffl0+kifflLPiL+ kimTPiT+kifflVPiV)求出条件愿望:E(exp(kiffl0+kifflLPiL+kifflTPiT+kifflVPiV) Z) = exp ( a ini+^ iniZ)；哄骗上面的象征，Zim的均值和步骤差分裂为uim和vim，而Z和Zip之间的相干系数 揭发为rim，则容易的估计能够取得a im = uim+0. 5Xvim2X (l_rim2)和3 im = rimXvim。(3-5-4)将待求的漏电流如同漫衍的指数上的常数项系数和一阶项系数aim和bim， 走漏为在对应的和附近的某个参数e的函数的式样，该函数方式应当担保对率性 的9由z和aim(e)和bim(e)肯定的方针集成电途泄电流好像分布的均值和上述主意集 成电路走电流分散的均值一致，并且所有的bim( 0)具有一律的象征；这一步不妨选用各种关理的体式，一个包管坊镳分布的均值永远与目标集成电途 走电流漫衍的均值一概是把aim和bim揭发成以下情势aim = uim+0. 5Xvim2X (l_tim2)和3 im =timXVim，其中各tim的取值均在0和1之间，为了使aim和bim在禾P 附近改观，只 要保证tim在附近波折即可，一个可行的景象是取tim(e) =rim(1-e)+e，其中e是个 略大于零的数。(3-5-5)凭单上述aim和bim用参数0流露的函数样子以及上述宗旨集成电路漏 电流漫衍的方差，揣测博得吻合的9使得取得的由aim和bim和Z吐露的方针集成电道泄电 流坊镳散布的方差和目标集成电路泄电流漫衍的方差一概；比如aim和bim按上面的情势给出，也许证实，必要生存一个在0和1之间(日常 很亲昵0)的e可能使对应的仿佛z(e)的方差和宗旨集成电道的方差一律，而且z(e) 的方差是9的增函数，所以可能对区间[o，i]用二分搜求来寻找使得形似分布的方差和准 确值一律的9。在二分搜求的每一个循环，都要估摸(mxn)2项指数函数的和(形如exp{

　　aim( 0 )+ajl( 0 )+0. 5X (b^b^+bj!2)}, i = 1, ...，N，j = l，...，N，m=l，...，M，1 = 1，…，M)，直接揣度的丰富度为0(N2)，但是，始末对指数函数进行Taylor开展，能够赢得一 种彷佛的估量格式，其中主要牵扯到向量和秩为1的矩阵的乘积，其纷乱度为0(N)。(3-6)凭单方针集成电路走电流的坊镳形式估量合怀的统计量。显露成共枯燥随机变量的和的大局的目标集成电途的泄电流相像分散可以较快 的预计出很多统计量，蕴涵能够以很小的价钱揣度出漫衍函数(CDF)的反函数等。

　　一种集成电道在制备工艺浮动下的静态功耗的揣度方式，其特征在于该样式包含以下圭臬(1)得到由制备主意集成电途的工艺浮动引起的器件参数的浮动信休，包括集成电路中的MOS管的沟长L、栅极氧化层厚度Tox以及MOS管的阈值电压Vth的浮动新闻，以及MOS管的沟长L的浮动的空间相关性，分袂将MOS管的沟长L与策动值L0之间的不对漫衍、栅极氧化层厚度Tox和准备值T0之间的舛错分散以及阈值电压Vth与打算值V0之间的纰谬分布宛若为正态漫衍，并辞行记为PL、PT和PV，并分手将与PL、PT和PV对应的均值记为mL、mT和mV，与PL、PT和PV对应的次第差记为sL、sT和sV，MOS管的沟长L的舛误空间合系性用空间合系性的核函数流露；(2)证据上述差错分散PL、PT和PV，进程电途仿真别离计算各个错误边缘下宗旨集成电途所使用的数字单元库中各数字单元在破例处事状态时的走电流，并留存为漏电流库，进程如下设统一个数字单元内统共MOS管的沟长、栅极氧化层厚度和阈值电压分袂具有相同的浮动，将要预计走电流的周围呈现为由MOS管的沟长、栅极氧化层厚度和阈值电压构成的三元组(L0+mL+nLsL，T0+mT+nTsT，V0+mV+nVsV)，个中nL、nT和nV辨别为 1～1之间的整数，哄骗电路仿真形态，估计方针集成电途所诈骗的数字单元库中各数字单元的每一种管事状况下的每个边缘的漏电流，并将揣度取得的所有漏电流保存为走电流库；(3)笔据上述空间合系性核函数和泄电流库，对主意集成电途的静态功耗进行揣测，周到经过如下(3 1)设主意集成电道中的数字单元为数字门，共有N个数字门，多个数字门对应数字单元库中的同一个数字单元，诳骗逻辑仿真大局或估算方式获得方针集成电途中每个数字门在破例劳动状态下管事的几率，用Si泄露第i个数字门在芯片上的位置；(3 2)字据上述破例办事状态的几率，以及上述走电流库中与该数字门相对应的数字单元在各异管事状态时的走电流，揣度各个边缘每个数字门的走电流；(3 3)字据上述各个角落每个数字门的漏电流，用M个对数正态函数之和的办法对该数字门在工艺差错下的泄电流举办拟合，获得每个数字门的泄电流坊镳分布，第i个数字门的第m个对数正态函数的表达式为exp(kim0+kimLPiL+kimTPiT+kimVPiV)，i＝1，2，……，N，m＝1，2，……，M，此中PiL、PiT和PiV分别为反响数字门中MOS管的沟长相对待策画值的舛讹、栅极氧化层厚度相对付准备值的纰谬和阈值电压相应付安排值的缺点，kim0、kimL、kimT、kimV离别为常数项和各错误项的系数，由拟合流程博得；(3 4)证据上述每个数字门的走电流似乎分布、上述各个数字门的MOS管的沟长L的错误的空间关连性核函数以及上述各数字门在芯片上的地位Si，预计出主意集成电途漏电流的均衡值和方差；(3 5)左证上述每个数字门的走电流宛如分散、上述每个数字门的MOS管的沟长L的纰谬空间相干性核函数、上述各数字门在芯片上的声誉Si以及目标集成电途泄电流的平衡值和方差，将主意集成电途走电流仿佛成M×N个表面为exp(aim+bimZ)的随机变量的和的式样，此中Z是团结个按照正态分散的随机变量，aim和bim离去是指数上的常数项系数和一阶项系数，预计进程如下(3 5 1)依据上述每个数字门的漏电流好似漫衍，组织一个随机变量Z，使得Z为Zim＝kimLPiL+kimTPiT+kimVPiV的线性凑合Z＝∑i，mcimZim，召集系数cim由上述kim0、kimL、kimT和kimV确定；(3 5 2)凭证上述每个数字门的MOS管的沟长L的差错空间相干性核函数、上述各数字门在芯片上的位置Si，获得各异数字门单元的PjL的合系性，进而得到Z和Zim之间的关系性；(3 5 3)依据上述Z和Zim之间的相关性，对每一个对数正态函数exp(kim0+kimLPiL+kimTPiT+kimVPiV)求出条目企望E(exp(kim0+kimLPiL+kimTPiT+kimVPiV)Z)＝exp(αim+βimZ)；(3 5 4)将待求的漏电流似乎分散的指数上的常数项系数和一阶项系数aim和bim，表示为在对应的αim和βim左近的参数θ的函数的式子，该函数体式保障对任意的θ由Z和aim(θ)和bim(θ)坚信的目标集成电路泄电流相像分散的均值和上述目标集成电途泄电流分布的均值划一，况且统统的bim(θ)具有一样的符号；(3 5 5)依据上述aim和bim用参数θ泄漏的函数步地以及上述主意集成电道漏电流漫衍的方差，计算获得θ使得取得的由aim和bim和Z流露的宗旨集成电路泄电流坊镳分布的方差和宗旨集成电路走电流分布的方差一律；(3 6)凭证方针集成电道漏电流的形似方式估计统计量。

　　博鱼体育

　　本发明涉及一种集成电途在制备工艺浮动下的静态功耗的计算体例，属于集成电路宗旨技术范围。本出现局面经历将门单元电途的走电流如同成数个对数正态散布，而后诈骗基于条目抱负的局势对整个门单元电路的泄电流的和分散进行犹如，取得较为真实的形似漫衍，终局诈欺此貌似漫衍简单精巧的估摸出所体贴的统计量。本觉察同时探讨到了空间相关性的异常组织，不妨把算法的大伙纷乱度修正为0(N)，是以本觉察形状关用于今世集成电途的界限。

　　博鱼体育