博鱼体育博鱼体育❖ 输入电容减半. ❖ 只诈欺开关速度比拟高快的NMOS ❖ 只消输入电压高于阈值电压，电路 开端工作

　　盘算的轻巧水平，鲁棒性，面积，速度，功耗 静态互补CMOS召集逻辑电叙具有好的噪声容限，完全

　　的自动化安放东西，所以是最好的通用型逻辑计划式样。 但看待大扇入的复关逻辑门会导致面积和机能的退化。

　　传输门逻辑在极少如：多途抉择器，以异或门为主的逻 辑（如加法器）等特定的电途中具有彰彰的优势。

　　输出为低电平逻辑时，N优M点OS：网低工功作耗 输出为高电平逻辑时，P缺MO点S：网随工作品逻辑的繁芜性

　　在评估阶段： 对PDN网只答应有 0 1 跳变 对 PUN网只答允 有 1 0 跳变

　　学塾：西安理工大学 院系：主动化学院电子工程系 专业：电子、微电 功夫：秋季学期

　　❖ 基本电途的做事意义 ❖ 消息逻辑电路的优缺点 ❖动态逻辑电路中保全的问题及解 决才能 ❖ 多米诺逻辑

　　问题：2输入NAND的输入旌旗(A,B)从(“L”,”H”)(“H”,”L”) 转移时，输出应连结高电平褂讪

　　动静逻辑电道对完成速快、小的复合门方面具有优势， 但具有电荷败露、电荷分拨等效应，规划时需思考。

　　1.输出灯号一旦差错的放电一次，便不能输出高电平。 2.噪声耐性、漏电流耐性较低。 3.有时间制约。

　　低电平输入惟有在“precharge”区间内输入才有效， 在“evaluate” 区间内，输入灯号只能从低电平高电 平转折。

　　逻辑局部由输出低电平的NMOS网组成 输出旗号与电源之间插入了栅担任极为时钟旗子的PMOS, NMOS网与地之间插入了栅掌握极为时钟灯号的NMOS